
【書類名】


図面


【図1】



100:基板 101:下地膜 102a,102b,102c:第1配線 103:第1 絶縁層 104:第2 絶縁層 105:ソース領域(NTFT) 106:トレン領域(NTFT) 107a,107b:低濃度不純物領域 108:チャ淋形成領域(NTFT) 109:ソース領域(PTFT) 110:トレン領域(PTFT) 111:チャル形成領域(PTFT) 112:第2 絶縁層 113b,113b,113c,113d:第2配線 114:第1層間絶縁層 115:ソース配線(NTFT) 116:ソース配線(PTFT) 117:トレノン配線(NTFTとPTFTに共通)


[図2]






200: 基板 201: 下地膜 202a, 202b, 202c: 第1 配線 203: 容量配線 204: 第1 絶縁層(Ta0x膜) 205: 第2 絶縁層 90: 酸化珪素膜 206: ソース領域 207: ドレン領域 208a~208d: 低濃度不純物領域 209a, 209b: チャネ形成領域 210: 容量用不純物領域 211: 第3 絶縁層 212a, 212b, 212c: 第2 配線 213: 第1 層間絶縁層 214: ソース配線 215: トレノン配線 216: 第2 層間絶縁層 217a, 217b: ブラックマスク 218: 第3 層間絶縁層 219: 画素電極


### 【図3】




【図4】




【図5】






【図6】




601:絶縁表面を有する基板 602:画素マトリクス回路 603:ソースト・ライバー回路 604:ゲイトト・ライバー回路 605:信号処理回路 606:FPC 607:対向基板

【図7】





701:画素マトリクス回路 702a, 703a:シフトレジスタ回路 702b, 703b:レベルシフタ回路 702c, 703c:パッファ回路 703d:サンプリング回路 704:プリチャージ回路

[図8]





【図9】






# 【図10】






【図11】




【図12】

give him that and are that are at

He had to while and that while




# リンによるゲッタリング工程




【図13】

the transfer of the state of th


The first that the state in




## 裏面露光工程、リン(n+)の添加工程




# ボロン(p++)の添加工程




【図14】




【図15】



【図16】





【図17】



【図18】


Hart which the first than the state of the s







【図19】

Such a the State made of the state of the






【図20】



【図21】



Proof - 1998/12/28

#### 【図22】

